( en | de | ru )

 

Disambiguierung von "Zhou, Dian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Foundational-circuit-based spice simulation.

, , , und . ISCAS, Seite 876-879. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dian Handayani

Zhou Zhou

Mahmud Dianati

Nadja Diane

Marco Alberto Diana

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient SVM-based hotspot detection using spectral clustering., , , und . ISCAS, Seite 1-4. IEEE, (2017)FMSSQP: An efficient global optimization tool for the robust design of Rail-to-Rail Op-Amp., , , und . ASICON, Seite 1-4. IEEE, (2013)An automatic clock tree design system for high-speed VLSI designs: planar clock routing with the treatment of obstacles., und . ISCAS (6), Seite 258-261. IEEE, (1999)RLCSYN: RLC Equivalent Circuit Synthesis for Structure-Preserved Reduced-order Model of Interconnect., , , und . ISCAS, Seite 2710-2713. IEEE, (2007)A Folding Strategy for SAT solvers based on Shannon's expansion theorem., , , und . SoCC, Seite 177-181. IEEE, (2010)Correlated Rare Failure Analysis via Asymptotic Probability Evaluation., , , , , und . DAC, Seite 54:1-54:6. ACM, (2017)Propagation Delay in RLC Interconnection Networks., und . ISCAS, Seite 2125-2128. IEEE, (1993)Frequency driven repeater insertion for deep submicron., , , und . ISCAS (5), Seite 181-184. IEEE, (2004)Optimization of VLSI Allocation., und . ISCAS, Seite 1065-1068. IEEE, (1995)Batch Bayesian Optimization via Multi-objective Acquisition Ensemble for Automated Analog Circuit Design., , , , und . ICML, Volume 80 von Proceedings of Machine Learning Research, Seite 3312-3320. PMLR, (2018)