( en | de | ru )

 

Disambiguierung von "James, Rekha K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dual Stage Encoding Technique to Minimize Cross Coupling across NoC Links.

, , , , , und . VDAT, Seite 1-6. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rekha Weber

Michael James

Audrein James

Katherine James

Rekha Sharma

 

Weitere Publikationen von Autoren mit dem selben Namen

A New Look at Reversible Logic Implementation of Decimal Adder., , , und . SoC, Seite 1-4. IEEE, (2007)Fixed Point Decimal Multiplication Using RPS Algorithm., , , und . ISPA, Seite 343-350. IEEE Computer Society, (2008)Dual Stage Encoding Technique to Minimize Cross Coupling across NoC Links., , , , , und . VDAT, Seite 1-6. IEEE, (2021)High Performance, Low Latency Double Digit Decimal Multiplier on ASIC and FPGA., , und . NaBIC, Seite 1445-1450. IEEE, (2009)Dual-mode RNS based programmable decimation filter for WCDMA and WLANa., , , , und . ISCAS, Seite 952-955. IEEE, (2008)Genetic Algorithm-Based Combinational Logic Synthesis Using Universal Logic Modules., , , und . ESA, Seite 210-215. CSREA Press, (2007)Modelling and Impact Analysis of Push Back Attack in 3D Bufferless Network on Chip., , , und . MCSoC, Seite 426-432. IEEE, (2023)DoLaR: Double Layer Routing for Bufferless Mesh Network-on-Chip., , , , und . TENCON, Seite 400-405. IEEE, (2019)Subnetwork Based Traffic Aware Rerouting for CMesh Bufferless Network-on-Chip., , , und . J. Circuits Syst. Comput., 33 (12): 2450207:1-2450207:33 (August 2024)ReDC: Reduced Deflection CHIPPER Router for Bufferless NoCs., , , und . ISED, Seite 204-209. IEEE, (2018)