( en | de | ru )

 

Disambiguierung von "Mattausch, Hans Jürgen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis of Sensor-Based Real-Time Balancing of Humanoid Robots on Inclined Surfaces.

, , , , , und . IEEE Access, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hans Jürgen Mattausch

Gösta Mattausch

Rudolf Mattausch

Josef Mattausch

Josef Mattausch

 

Weitere Publikationen von Autoren mit dem selben Namen

A Scalable Massively Parallel Processor for Real-Time Image Processing., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 46 (10): 2363-2373 (2011)Electro-mechanical Model and its Application to biped-robot stability with force Sensors., , , , und . Int. J. Robotics Autom., (2022)A low-power video segmentation LSI with boundary-active-only architecture., , , , , und . ASP-DAC, Seite 13-14. ACM Press, (2005)Modeling of dynamic trap density increase for aging simulation of any MOSFET circuits., , , , , , , , , und 1 andere Autor(en). ESSDERC, Seite 192-195. IEEE, (2017)Application of Multi-ported CAM for Parallel Coding., , , , und . APCCAS, Seite 1859-1862. IEEE, (2006)A Learning OCR System Using Short/Long-term Memory Approach and Hardware Implementation in FPGA., , , , und . IEEE Congress on Evolutionary Computation, Seite 687-693. IEEE, (2006)Word-parallel coprocessor architecture for digital nearest Euclidean distance search., , und . ESSCIRC, Seite 267-270. IEEE, (2013)Pixel-based pipeline hardware architecture for high-performance Haar-like feature extraction., , , , , und . APCCAS, Seite 611-612. IEEE, (2016)Dynamic Pattern-Recognition-Based Walking-Speed Adjustment for Stable Biped-Robot Movement under Changing Surface Conditions., , , , , , und . GCCE, Seite 600-601. IEEE, (2019)Compact Modeling for Power Efficient Circuit Design., , , , , , , und . ESSDERC, Seite 234-237. IEEE, (2018)