Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design methodology of multistage time-domain logic speculation circuits., , , , und . ISCAS, Seite 1944-1947. IEEE, (2011)Self-powered wearable sensor node: Challenges and opportunities., , , , , und . CASES, Seite 189. IEEE, (2015)SATS: An Ultra-Low Power Time Synchronization for Solar Energy Harvesting WSNs., , , , , und . ISLPED, Seite 106-111. ACM, (2016)HW/SW co-design of nonvolatile IO system in energy harvesting sensor nodes for optimal data acquisition., , , , , , , , und . DAC, Seite 154:1-154:6. ACM, (2016)Concrete: A Per-layer Configurable Framework for Evaluating DNN with Approximate Operators., , , , , , und . ICASSP, Seite 1552-1556. IEEE, (2019)An Investigation on Inter-degeneration Effect in Body Channel Based Multi-node Wireless Power Transfer., , , , , und . BioCAS, Seite 1-4. IEEE, (2018)14.2 A 65nm 24.7µJ/Frame 12.3mW Activation-Similarity-Aware Convolutional Neural Network Video Processor Using Hybrid Precision, Inter-Frame Data Reuse and Mixed-Bit-Width Difference-Frame Data Codec., , , , , , , , , und . ISSCC, Seite 232-234. IEEE, (2020)Design of variable latency adder based on present and transitional states prediction., , , und . PATMOS, Seite 120-125. IEEE, (2013)CP-FPGA: Computation data-aware software/hardware co-design for nonvolatile FPGAs based on checkpointing techniques., , , und . ASP-DAC, Seite 569-574. IEEE, (2016)NVPsim: A simulator for architecture explorations of nonvolatile processors., , , , und . ASP-DAC, Seite 147-152. IEEE, (2016)