( en | de | ru )

 

Disambiguierung von "Savaria, Yvon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
HPQ: A High Capacity Hybrid Priority Queue Architecture for High-Speed Network Switches.

, , und . NEWCAS, Seite 229-233. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yvon Gauthier

Yvon Gardan

 

Weitere Publikationen von Autoren mit dem selben Namen

Joint power control and beamformer design with antenna selection., , und . CCECE, Seite 1-4. IEEE, (2017)Vt-conscious repeater insertion in power-managed VLSI., , und . ISIC, Seite 99-102. IEEE, (2014)High-voltage operational amplifier based on dual floating-gate transistors., , , und . ISCAS, IEEE, (2006)Design and validation of a novel reconfigurable and defect tolerant JTAG scan chain., , , und . ISCAS, Seite 2559-2562. IEEE, (2014)Fast parameters optimization of an iterative decoder using a configurable hardware accelerator., , , , , und . ISCAS (4), Seite 4159-4162. IEEE, (2005)Spurs modeling in direct digital period synthesizers related to phase accumulator truncation., , und . ISCAS (3), Seite 389-392. IEEE, (2004)Shunt-peaking in MCML gates and its application in the design of a 20 Gb/s half-rate phase detector., und . ISCAS (4), Seite 369-372. IEEE, (2004)An FPGA Overlay Architecture for Cost Effective Regular Expression Search (Abstract Only)., , und . FPGA, Seite 287-288. ACM, (2017)Multiple categorization using fuzzy ART., , und . ICNN, Seite 1983-1988. IEEE, (1997)AnARM: A 28nm Energy Efficient ARM Processor Based on Octasic Asynchronous Technology., , , , , , und . ASYNC, Seite 58-59. IEEE, (2019)