Autor der Publikation

A low-noise phase-locked loop design by loop bandwidth optimization.

, , , und . IEEE J. Solid State Circuits, 35 (6): 807-815 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A fully integrated CMOS burst-mode upstream transmitter for gigabit-class passive optical network applications., , , , und . ESSCIRC, Seite 516-519. IEEE, (2007)A 65-nm CMOS 2×2 MIMO Multi-Band LTE RF Transceiver for Small Cell Base Stations., , , , , , , , , und 13 andere Autor(en). IEEE J. Solid State Circuits, 53 (7): 1960-1976 (2018)Optimal loop bandwidth design for low noise PLL applications., , und . ASP-DAC, Seite 425-428. IEEE, (1997)Session 13 overview: High-performance transmitters., , und . ISSCC, Seite 214-215. IEEE, (2017)A low-noise phase-locked loop design by loop bandwidth optimization., , , und . IEEE J. Solid State Circuits, 35 (6): 807-815 (2000)A 50Gb/s PAM-4 Bi-Directional Plastic Waveguide Link with Carrier Synchronization Using PI-Based Costas Loop., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2022)A 65nm CMOS 2×2 MIMO multi-band LTE RF transceiver for small cell base stations., , , , , , , , , und 7 andere Autor(en). ESSCIRC, Seite 332-335. IEEE, (2017)A 2×2 MIMO tri-band dual-mode CMOS transceiver for worldwide WiMAX/WLAN applications., , , , , , , , , und 2 andere Autor(en). ESSCIRC, Seite 454-457. IEEE, (2010)A 1.8dB NF 112mW Single-Chip Diversity Tuner for 2.6GHz S-DMB Applications., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 2544-2551. IEEE, (2006)A -31dBc integrated-phase-noise 29GHz fractional-N frequency synthesizer supporting multiple frequency bands for backward-compatible 5G using a frequency doubler and injection-locked frequency multipliers., , , , , , , und . ISSCC, Seite 366-368. IEEE, (2018)