( en | de | ru )

 

Disambiguierung von "Yoo, Hoi-Jun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Precision CMOS Voltage Reference with Enhanced Stability for the Application to Advance VLSIs.

, , , , und . ISCAS, Seite 1318-1321. IEEE, (1993)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wolfgang Hoi

Doan Hoi

Jun Jun Lu

Chanyeol Yoo

Angelina Yoo

 

Weitere Publikationen von Autoren mit dem selben Namen

A 32.8mW 60fps cortical vision processor for spatio-temporal action recognition., , , und . ISCAS, Seite 1002-1005. IEEE, (2013)A 1.12mW Continuous Healthcare Monitor Chip Integrated on a Planar Fashionable Circuit Board., , , und . ISSCC, Seite 150-151. IEEE, (2008)A 57mW embedded mixed-mode neuro-fuzzy accelerator for intelligent multi-core processor., , , , und . ISSCC, Seite 130-132. IEEE, (2011)A 5.2mW self-configured wearable body sensor network controller and a 12µW 54.9% efficiency wirelessly powered sensor for continuous health monitoring system., , , , , , und . ISSCC, Seite 290-291. IEEE, (2009)A 0.54-mW duty controlled RSSI with current reusing technique for human body communication., , , und . ISCAS, Seite 1230-1233. IEEE, (2015)4.6 A1.93TOPS/W scalable deep learning/inference processor with tetra-parallel MIMD architecture for big-data applications., , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Analysis of body sensor network using human body as the channel., , und . BODYNETS, Seite 13. ICST, (2008)A 8-µW, 0.3-mm2 RF-powered transponder with temperature sensor for wireless environmental monitoring., , , , , und . ISCAS (5), Seite 4763-4766. IEEE, (2005)A reconfigurable crossbar switch with adaptive bandwidth control for networks-on-chip., , , und . ISCAS (3), Seite 2369-2372. IEEE, (2005)A 145µW 8×8 parallel multiplier based on optimized bypassing architecture., , und . ISCAS, Seite 1175-1178. IEEE, (2011)