( en | de | ru )

 

Disambiguierung von "Reuter, Maximilian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
From MOSFETs to Ambipolar Transistors: Standard Cell Synthesis for the Planar RFET Technology.

, , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (1): 114-125 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maximilian Reuter

Maximilian Seidl

Zeitliche Charakterisierung der insulinabhängigen Tyrosinphosphorylierung des Insulinrezeptors, IRS 1 und der PI3-Kinasebindung in primären Maushepatocyten. Uni Freiburg, (2009)

Sebastian Reuter

Simon Reuter

Julia Reuter

 

Weitere Publikationen von Autoren mit dem selben Namen

From MOSFETs to Ambipolar Transistors: Standard Cell Synthesis for the Planar RFET Technology., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (1): 114-125 (2021)Designing Universal Logic Module FPGA Architectures for Use With Ambipolar Transistor Technology., , , und . FPT, Seite 165-173. IEEE, (2020)From MOSFETs to Ambipolar Transistors: A Static DeFET Inverter Cell for SOI., , , , , , und . APCCAS, Seite 113-116. IEEE, (2019)Single Transistor Analog Building Blocks: Exploiting Back-Bias Reconfigurable Devices., , , , und . NEWCAS, Seite 1-5. IEEE, (2023)A Method for Estimating the Sampling Error Applied to CM-SAF Monthly Mean Cloud Fractional Cover Data Retrieved From MSG SEVIRI., , , und . IEEE Trans. Geosci. Remote. Sens., 48 (6): 2469-2481 (2010)COVID-19 vs other diseases, , und . (2020)Quick Compact Model Development Through Slow Transient Simulation: An Alternative Approach to Table Models for Emerging Nanodevices., , , und . NEWCAS, Seite 485-489. IEEE, (2022)Co-Simulating Region-Based Dynamic Voltage Scaling for FPGA Architecture Design., , , , und . NorCAS, Seite 1-7. IEEE, (2023)A Hardware Perspective on the ChaCha Ciphers: Scalable Chacha8/12/20 Implementations Ranging from 476 Slices to Bitrates of 175 Gbit/s., , , , und . SoCC, Seite 294-299. IEEE, (2019)Towards Ambipolar Planar Devices: The DeFET Device in Area Constrained XOR Applications., , , , , , und . LASCAS, Seite 1-4. IEEE, (2020)