Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

HDL Program Slicing to Reduce Bounded Model Checking Search Overhead., , und . ITC, Seite 1-7. IEEE Computer Society, (2006)Built-in Fault Diagnosis for Tunable Analog Systems Using an Ensemble Method., , und . ITC, Seite 1-10. IEEE Computer Society, (2006)Run-time Prediction of the Optimal Performance Point in DVS-based Dynamic Thermal Management., , und . VLSI Design, Seite 155-160. IEEE Computer Society, (2012)Automated mapping of pre-computed module-level test sequences to processor instructions., , und . ITC, Seite 10. IEEE Computer Society, (2005)Verifying Properties Using Sequential ATPG., , und . ITC, Seite 194-202. IEEE Computer Society, (2002)Towards The Complete Elimination of Gate/Switch Level Simulations., , , und . VLSI Design, Seite 115-. IEEE Computer Society, (2004)Hierarchical Test Generation for Systems On a Chip., , und . VLSI Design, Seite 198-. IEEE Computer Society, (2000)A Mixed-Signal BIST Scheme with Time-Division Multiplexing (TDM) Comparator and Counters., und . VLSI Design, Seite 572-. IEEE Computer Society, (2000)Timing Verification and Delay Test Generation for Hierarchical Designs., , und . VLSI Design, Seite 157-162. IEEE Computer Society, (2001)A novel algorithm for sparse FFT pruning and its applications to OFDMA technology., , und . IPCCC, Seite 1-7. IEEE Computer Society, (2014)