( en | de | ru )

 

Disambiguierung von "Shukla, Sandeep K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A detailed analysis of the effective-load-carrying-capacity behavior of plug-in electric vehicles in the power grid.

, , und . ISGT, Seite 1-8. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sandeep Sadanandan

Sandeep Kumar

Anjali Shukla

Sandeep Nambiar

Sandeep Ameta

 

Weitere Publikationen von Autoren mit dem selben Namen

Flexible Composite Galois Field GF((2^m)^2) Multiplier Designs., und . VDAT, Volume 711 von Communications in Computer and Information Science, Seite 3-14. Springer, (2017)Design of Cyber Security for Critical Infrastructures: A Case for a Schizoid Design Approach., , und . SPACE, Volume 9354 von Lecture Notes in Computer Science, Seite 41-54. Springer, (2015)On the Complexity of Relational Problems for Finite State Processes (Extended Abstract)., , , und . ICALP, Volume 1099 von Lecture Notes in Computer Science, Seite 466-477. Springer, (1996)HORNSAT, Model Checking, Verification and games (Extended Abstract)., , und . CAV, Volume 1102 von Lecture Notes in Computer Science, Seite 99-110. Springer, (1996)Abstraction of polychronous dataflow specifications into mode-automata., , und . ICSAMOS, Seite 33-40. IEEE, (2013)SMT based false causal loop detection during code synthesis from Polychronous specifications., , , und . MEMOCODE, Seite 109-118. IEEE, (2011)Formal Hardware Verification of InfoSec Primitives., und . ISVLSI, Seite 140-145. IEEE, (2019)MCBCG: Model Checking Based Sequential Clock-Gating., und . HLDVT, Seite 20-25. IEEE Computer Society, (2009)Formal Transformation of a KPN Specification to a GALS Implementation., , , und . FDL, Seite 84-89. IEEE, (2008)Partitioned security processor architecture on FPGA platform., und . IET Comput. Digit. Tech., 12 (5): 216-226 (2018)