Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Reusability is FIRRTL ground: Hardware construction languages, compiler frameworks, and transformations., , , , , , , , , und 1 andere Autor(en). ICCAD, Seite 209-216. IEEE, (2017)A Generated Multirate Signal Analysis RISC-V SoC in 16nm FinFET., , , , , , , , , und 21 andere Autor(en). A-SSCC, Seite 285-288. IEEE, (2018)A Methodology for Reusable Physical Design., , , , , , und . ISQED, Seite 243-249. IEEE, (2020)ACED: a hardware library for generating DSP systems., , , , , und . DAC, Seite 61:1-61:6. ACM, (2018)Unlocking Design Reuse with Hardware Compiler Frameworks.. University of California, Berkeley, USA, (2019)Hammer: a modular and reusable physical design flow tool: invited., , , , , , , , , und . DAC, Seite 1335-1338. ACM, (2022)Flicker: a dynamically adaptive architecture for power limited multicore systems., , , und . ISCA, Seite 13-23. ACM, (2013)A Mixed-Signal RISC-V Signal Analysis SoC Generator With a 16-nm FinFET Instance., , , , , , , , , und 21 andere Autor(en). IEEE J. Solid State Circuits, 54 (10): 2786-2801 (2019)