( en | de | ru )

 

Disambiguierung von "Chan, Pak K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Delay optimization of carry-skip adders and block carry-lookahead adders.

, , , und . IEEE Symposium on Computer Arithmetic, Seite 154-164. IEEE, (1991)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

i-s k Pak

Mjongsu Pak

Oleg Pak

Wilhelm Chan

Schoro Pak

 

Weitere Publikationen von Autoren mit dem selben Namen

Spectral-Based Multi-Way FPGA Partitioning., , und . FPGA, Seite 133-139. ACM, (1995)Routability-Driven Techology Mapping for LookUp-Table-Based FPGAs., , und . ICCD, Seite 86-90. IEEE Computer Society, (1992)Computing Signal Delay in General RC Networks by Tree/Link Partitioning., und . DAC, Seite 485-490. ACM Press, (1989)New parallelization and convergence results for NC: a negotiation-based FPGA router., und . FPGA, Seite 165-174. ACM, (2000)Acceleration of an FPGA router., und . FCCM, Seite 175-181. IEEE Computer Society, (1997)Spectral K-way ratio-cut partitioning and clustering., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 13 (9): 1088-1096 (1994)On Routability Prediction for Field-Programmable Gate Arrays., , und . DAC, Seite 326-330. ACM Press, (1993)Spectral K-Way Ratio-Cut Partitioning and Clustering., , und . DAC, Seite 749-754. ACM Press, (1993)Distributed-memory parallel routing for field-programmable gatearrays., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (8): 850-862 (2000)Parallel placement for field-programmable gate arrays., und . FPGA, Seite 43-50. ACM, (2003)