( en | de | ru )

 

Disambiguierung von "Muralimanohar, Naveen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Interconnect-Aware Coherence Protocols for Chip Multiprocessors.

, , , , und . ISCA, Seite 339-351. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naveen

Naveen Kumar

Naveen Sivadasan

Naveen Nagarajan

Naveen Verma

 

Weitere Publikationen von Autoren mit dem selben Namen

Design trade-offs for high density cross-point resistive memory., , , , und . ISLPED, Seite 209-214. ACM, (2012)Staged Reads: Mitigating the impact of DRAM writes on DRAM reads., , , , und . HPCA, Seite 41-52. IEEE Computer Society, (2012)CACTI-3DD: Architecture-level modeling for 3D die-stacked DRAM main memory., , , , , und . DATE, Seite 33-38. IEEE, (2012)Understanding the trade-offs in multi-level cell ReRAM memory design., , , , und . DAC, Seite 108:1-108:6. ACM, (2013)Interconnect design considerations for large NUCA caches., und . ISCA, Seite 369-380. ACM, (2007)Rethinking DRAM design and organization for energy-constrained multi-cores., , , , , und . ISCA, Seite 175-186. ACM, (2010)Improving memristor memory with sneak current sharing., , , und . ICCD, Seite 549-556. IEEE Computer Society, (2015)LOT-ECC: Localized and tiered reliability mechanisms for commodity memory systems., , , , und . ISCA, Seite 285-296. IEEE Computer Society, (2012)Optimizing NUCA Organizations and Wiring Alternatives for Large Caches with CACTI 6.0., , und . MICRO, Seite 3-14. IEEE Computer Society, (2007)The role of optics in future high radix switch design., , , , , , und . ISCA, Seite 437-448. ACM, (2011)