( en | de | ru )

 

Disambiguierung von "Sinha, Sharad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
FP-Stereo: Hardware-Efficient Stereo Vision for Embedded Applications.

, , , , , , und . FPL, Seite 269-276. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prashant Sinha

Intermediate states in bivalent ion induced shrinking of polyacrylate coils on surfaces and in solution. TU Dresden, (2009)

Sharad Chandra

Sharad Prasad

Vineet Sinha

Jyoti Sinha

 

Weitere Publikationen von Autoren mit dem selben Namen

Decision tree based hardware power monitoring for run time dynamic power management in FPGA., , und . FPL, Seite 1-8. IEEE, (2017)Towards Efficient and Scalable Acceleration of Online Decision Tree Learning on FPGA., , und . FCCM, Seite 172-180. IEEE, (2019)FADO: Floorplan-Aware Directive Optimization for High-Level Synthesis Designs on Multi-Die FPGAs., , , , und . FPGA, Seite 15-25. ACM, (2023)Load-Step: A Precise TrustZone Execution Control Framework for Exploring New Side-channel Attacks Like Flush+Evict., , , und . DAC, Seite 979-984. IEEE, (2021)A Collaborative Framework for FPGA-based CNN Design Modeling and Optimization., , , und . FPL, Seite 139-146. IEEE Computer Society, (2018)A hybrid approach to cache management in heterogeneous CPU-FPGA platforms., , , und . ICCAD, Seite 937-944. IEEE, (2017)Message from Workshop Chairs., , , , und . HiPCW, Seite 1-3. IEEE, (2023)YOLORe-IDNet: An Efficient Multi-camera System for Person-Tracking., , und . CVIP (1), Volume 2009 von Communications in Computer and Information Science, Seite 185-197. Springer, (2023)Static hardware task placement on multi-context FPGA using hybrid genetic algorithm., , , und . FPL, Seite 1-8. IEEE, (2015)Hierarchical library based power estimator for versatile FPGAs., , , , und . FPL, Seite 1. IEEE, (2015)