( en | de | ru )

 

Disambiguierung von "Flandre, Denis"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Nanometer MOSFET effects on the minimum-energy point of 45nm subthreshold logic.

, , , und . ISLPED, Seite 3-8. ACM, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jaap Denissen

Wladimir Denisow

Natalja Denisjuk

Alexander Arnold Denisiuk

Marina Denisova

 

Weitere Publikationen von Autoren mit dem selben Namen

Scaling Trends of the AES S-box Low Power Consumption in 130 and 65 nm CMOS Technology Nodes., , und . ISCAS, Seite 1385-1388. IEEE, (2009)Investigation of Low-Power Low-Voltage Circuit Techniques for a Hybrid Full-Adder Cell., , , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 189-197. Springer, (2004)Robustness-aware sleep transistor engineering for power-gated nanometer subthreshold circuits., , , und . ISCAS, Seite 1484-1487. IEEE, (2010)Low-power half-rate dual-loop clock-recovery system in 28-nm FDSOI., , und . LASCAS, Seite 1-4. IEEE, (2018)Analysis and Design of RF Energy-Harvesting Systems With Impedance-Aware Rectifier Sizing., , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (2): 361-365 (Februar 2023)A 1.1- / 0.9-nA Temperature-Independent 213- / 565-ppm/$^\circ$C Self-Biased CMOS-Only Current Reference in 65-nm Bulk and 22-nm FDSOI., , und . CoRR, (2023)Design of Operational Transconductance Amplifiers with Improved Gain by Using Graded-Channel SOI nMOSFETs., , , , und . SBCCI, Seite 26-. IEEE Computer Society, (2003)Operational Amplifier Power Optimization for a Given Total (Slewing plus Linear) Settling Time., und . SBCCI, Seite 247-253. IEEE Computer Society, (2002)DNA electrical detection based on inductor resonance frequency in standard CMOS technology., , , , , , und . ESSCIRC, Seite 337-340. IEEE, (2003)Glitch-induced within-die variations of dynamic energy in voltage-scaled nano-CMOS circuits., , , , und . ESSCIRC, Seite 518-521. IEEE, (2010)