( en | de | ru )

 

Disambiguierung von "Cho, Kyoung-Rok"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Backward Propagated Capacitance Model for Register Transfer Level Power Estimation.

, , und . VLSI Design, 12 (2): 221-231 (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kyoung-Rok Lee

Kyoung-Sik Cho

Heinrich Rök

Rok Sekolec

Rok Strnisa

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of Asynchronous Embedded Processor with New Ternary Data Encoding Scheme., , und . SAMOS, Volume 4017 von Lecture Notes in Computer Science, Seite 395-405. Springer, (2006)Formulation and Implementation of Nonlinear Integral Equations to Model Neural Dynamics Within the Vertebrate Retina., , , , , , , , und . Int. J. Neural Syst., 28 (7): 1850004:1-1850004:24 (2018)Integrated BiCMOS control circuits for low-power current-mode DC-DC boost converter., , , und . SSD, Seite 1-6. IEEE, (2012)Dual-level LVDS technique for reducing the data transmission lines by half of LCD driver IC., , und . ESSCIRC, Seite 319-322. IEEE, (2004)Performance analysis of random access in IEEE 802.16m system., , , , , und . ICTC, Seite 185-190. IEEE, (2010)Touched image transmission of a high resolution touch panel using MIPI CSI-2 for kiosk applications., , , und . ICCE, Seite 53-54. IEEE, (2017)System-on-System (SoS) architecture for 3-D secure imaging., , , , , , , und . SoCC, Seite 436-439. IEEE, (2009)Live demonstration: Signal flow platform implementation into retinal cell pathway., , , , , , , und . APCCAS, Seite 740-741. IEEE, (2016)High Fill Factor Low-Voltage CMOS Image Sensor Based on Time-to-Threshold PWM VLSI Architecture., , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (7): 1548-1556 (2014)Neuromorphic Vision Hybrid RRAM-CMOS Architecture., , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (12): 2816-2829 (2018)