( en | de | ru )

 

Disambiguierung von "Bulzacchelli, John F."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 7Gb/s 9.3mW 2-Tap Current-Integrating DFE Receiver.

, , , und . ISSCC, Seite 230-599. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

John F Rauthmann

F Georgi

F Schiemann

F Gütlbauer

-F Garcia

 

Weitere Publikationen von Autoren mit dem selben Namen

A WDM-Compatible 4 × 32-Gb/s CMOS-driven electro-absorption modulator array., , , , , , , , , und 4 andere Autor(en). OFC, Seite 1-3. IEEE, (2015)Distributed Network of LDO Microregulators Providing Submicrosecond DVFS and IR Drop Compensation for a 24-Core Microprocessor in 14nm SOI CMOS., , , , und . CICC, Seite 1-4. IEEE, (2019)A 1.8-pJ/bit 16×16-Gb/s source synchronous parallel interface in 32nm SOI CMOS with receiver redundancy for link recalibration., , , , , , , , und . CICC, Seite 1-4. IEEE, (2015)A 25 Gb/s burst-mode receiver for low latency photonic switch networks., , , , , , , und . OFC, Seite 1-3. IEEE, (2015)Bang-bang digital PLLs at 11 and 20GHz with sub-200fs integrated jitter for high-speed serial communication applications., , , , , , und . ISSCC, Seite 94-95. IEEE, (2009)A Cryo-CMOS Low-Power Semi-Autonomous Qubit State Controller in 14nm FinFET Technology., , , , , , , , , und 15 andere Autor(en). ISSCC, Seite 360-362. IEEE, (2022)Root cause identification of an hard-to-find on-chip power supply coupling fail., , , , , , und . ITC, Seite 1-7. IEEE Computer Society, (2012)A 10-Gb/s Compact Low-Power Serial I/O With DFE-IIR Equalization in 65-nm CMOS., , , , und . IEEE J. Solid State Circuits, 44 (12): 3526-3538 (2009)Digital-to-Analog Converters for 100+ Gb/s Wireline Transmitters: Architectures, Circuits, and Calibration., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-8. IEEE, (2024)Design techniques for CMOS backplane transceivers approaching 30-Gb/s data rates.. CICC, Seite 1-8. IEEE, (2013)