( en | de | ru )

 

Disambiguierung von "Wu, Jiangfeng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 12GS/s 6-bit DAC with 4-2 Segmentation in 40nm CMOS.

, , , und . ISCAS, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinglan Wu

Recovery of citric acid from fermentation broth using simulated moving bed technology: = Reinigung von Zitronensäure aus Fermentationslösung durch kontinuierliche Chromatographie. Uni Erlangen-Nürnberg, (2009)

Zongmin Wu

Dagang Wu

Weijia Wu

Hongzhong Wu

 

Weitere Publikationen von Autoren mit dem selben Namen

Super-miniaturized borehole antenna design and radio-wave estimation of sub-surface hydraulic fractures at MF band., und . IGARSS, Seite 1552-1555. IEEE, (2014)A 4.75-64 Gb/s PAM-4 Wireline Transmitter with 3-tap FFE in 28-nm CMOS., , , , , und . ISCAS, Seite 1-5. IEEE, (2023)An Input Buffer for 4 GS/s 14-b Time-Interleaved ADC., , , , und . ASICON, Seite 1-4. IEEE, (2021)26.6 A 5GS/S 150mW 10b SHA-less pipelined/SAR hybrid ADC in 28nm CMOS., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A Table-Based Time-Domain Simulation Method for Oversampled Microelectromechanical Systems., und . BMAS, Seite 37-41. IEEE Computer Society, (2000)A 32Gb/s NRZ Wireline Transmitter with CMFB- Based CML Driver in 28nm CMOS Technology., , , , und . MWSCAS, Seite 14-17. IEEE, (2021)A 2-GS/s 200-MHz BW Oversampling Continuous-Time Pipeline ADC with Adaptive Digital Filter in 28nm., , , und . ICTA, Seite 245-246. IEEE, (2021)A 64Gb/s PAM-4 Digital Equalizer With Tap-Configurable FFE and Partially Unrolled DFE in 28nm CMOS., , , und . ICTA, Seite 162-163. IEEE, (2022)Pipelined-SAR ADC Calibration Technique Based on Gain-Bit Weights., , , , , und . ASICON, Seite 1-4. IEEE, (2023)A 12GS/s 6-bit DAC with 4-2 Segmentation in 40nm CMOS., , , und . ISCAS, Seite 1-5. IEEE, (2018)