( en | de | ru )

 

Disambiguierung von "Plata, Oscar G."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Improving Transactional Memory Performance for Irregular Applications.

, , , und . ICCS, Volume 51 von Procedia Computer Science, Seite 2714-2718. Elsevier, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christopher Plata

Günter Plata

Oscar Platas Barradas

Adam Plata

Kathrin Plata

 

Weitere Publikationen von Autoren mit dem selben Namen

Balanced, Locality-Based Parallel Irregular Reductions., , und . LCPC, Volume 2624 von Lecture Notes in Computer Science, Seite 162-176. Springer, (2001)Interval Filter: A Locality-Aware Alternative to Bloom Filters for Hardware Membership Queries by Interval Classification., , , und . IDEAL, Volume 6283 von Lecture Notes in Computer Science, Seite 162-169. Springer, (2010)Multicore cache hierarchies: design and programmability issues., und . Concurr. Comput. Pract. Exp., 26 (6): 1326-1327 (2014)Parallelization issues of a code for physically-based simulation of fabrics., , , , und . Comput. Phys. Commun., 162 (3): 188-202 (2004)Exploring Irregular Reduction Support in Transactional Memory., , , und . ICA3PP (1), Volume 8285 von Lecture Notes in Computer Science, Seite 257-266. Springer, (2013)Combining static and dynamic scheduling on distributed-memory multiprocessors., und . International Conference on Supercomputing, Seite 186-195. ACM, (1994)Using Padding to Optimize Locality in Scientific Applications., , und . ICCS (1), Volume 5101 von Lecture Notes in Computer Science, Seite 863-872. Springer, (2008)Optimization techniques for parallel irregular reductions., , und . J. Syst. Archit., 49 (3): 63-74 (2003)An Efficient Architecture for the In-Place Fast Cosine Transform., , , , und . VLSI Signal Processing, 21 (2): 91-102 (1999)TMbarrier: Speculative Barriers Using Hardware Transactional Memory., , und . PDP, Seite 214-221. IEEE Computer Society, (2018)