( en | de | ru )

 

Disambiguierung von "Bhattacharya, Bhargab B."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Methodology for Testing Arbitrary Bilateral Bit-Level Systolic Arrays.

, , und . VLSI Design, 4 (3): 257-269 (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Subhamoy Bhattacharya

Chhaya Bhattacharya

Nupur Bhattacharya

Indrajit Bhattacharya

Asitesh Bhattacharya

 

Weitere Publikationen von Autoren mit dem selben Namen

Test-Time Reduction for Power-Aware 3D-SoC., , und . VLSID, Seite 103-108. IEEE Computer Society, (2018)A New Synthesis of Symmetric Functions., , und . ASP-DAC/VLSI Design, Seite 160-165. IEEE Computer Society, (2002)Easily-Verifiable Design of Non-Scan Sequential Machines for Conformance Checking., , , , und . VLSID, Seite 246-251. IEEE, (2022)Storage-Aware Algorithms for Dilution and Mixture Preparation With Flow-Based Lab-on-Chip., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (4): 816-829 (2020)Via minimization in VLSI routing with movable terminals., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 8 (8): 917-920 (1989)Implementing Symmetric Functions with Hierarchical Modules for Stuck-At and Path-Delay Fault Testability., , und . J. Electron. Test., 22 (2): 125-142 (2006)Test Generation for Flow-Based Microfluidic Biochips With General Architectures., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2530-2543 (2020)Fast Estimation of Area-Coverage for Wireless Sensor Networks Based on Digital Geometry., , , und . IEEE Trans. Multi Scale Comput. Syst., 3 (3): 166-180 (2017)Recovery-Based Real-Time Static Scheduling for Battery Life Optimization., , , und . VLSI Design, Seite 469-472. IEEE Computer Society, (2006)Low-Energy BIST Design for Scan-based Logic Circuits., , und . VLSI Design, Seite 546-551. IEEE Computer Society, (2003)