( en | de | ru )

 

Disambiguierung von "Yin, Ming"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Task Sequence Design: Evidence on Price and Difficulty.

, , und . HCOMP (Works in Progress / Demos), Volume WS-13-18 von AAAI Technical Report, AAAI, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jorge Mínguez

Karl Minga

Bernhard Mingers

Roland Minges

Helmar Minger

 

Weitere Publikationen von Autoren mit dem selben Namen

Dual Graph Regularized Latent Low-Rank Representation for Subspace Clustering., , , , und . IEEE Trans. Image Process., 24 (12): 4918-4933 (2015)Blind image deblurring via coupled sparse representation., , , und . J. Vis. Commun. Image Represent., 25 (5): 814-821 (2014)View knowledge transfer network for multi-view action recognition., , , , und . Image Vis. Comput., (2022)Understanding the Microtask Crowdsourcing Experience for Workers with Disabilities: A Comparative View., und . Proc. ACM Hum. Comput. Interact., 6 (CSCW2): 1-30 (2022)Beyond Recommender: An Exploratory Study of the Effects of Different AI Roles in AI-Assisted Decision Making., , , , und . CoRR, (2024)A 32-channel fully implantable wireless neurosensor for simultaneous recording from two cortical regions., , , , und . EMBC, Seite 2300-2306. IEEE, (2011)Developing implantable neuroprosthetics: A new model in pig., , , , , , , , und . EMBC, Seite 3024-3030. IEEE, (2011)An externally head-mounted wireless neural recording device for laboratory animal research and possible human clinical use., , , , , , und . EMBC, Seite 3109-3114. IEEE, (2013)Asymptotically Efficient Off-Policy Evaluation for Tabular Reinforcement Learning., und . AISTATS, Volume 108 von Proceedings of Machine Learning Research, Seite 3948-3958. PMLR, (2020)80Kb 10ns read cycle logic Embedded High-K charge trap Multi-Time-Programmable Memory scalable to 14nm FIN with no added process complexity., , , , , , , , , und 4 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)