Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The buck stops with wafer test: Dream or reality?, und . VTS, Seite 111. IEEE Computer Society, (2011)Resynthesis for Avoiding Undetectable Faults Based on Design-for-Manufacturability Guidelines., , , , und . DATE, Seite 1022-1027. IEEE, (2019)Validation and test generation for oscillatory noise in VLSI interconnects., , und . ICCAD, Seite 289-296. IEEE Computer Society, (1999)On-Chip Inductance in X Architecture Enabled Design., , , und . ISQED, Seite 452-457. IEEE Computer Society, (2007)Simulating the Effects of Process Variations on Capacitive Crosstalk., , und . ICECS, Seite 604-607. IEEE, (2006)Characterization of Library Cells for Open-circuit Defect Exposure: A Systematic Methodology., , , , , und . ITC, Seite 1-10. IEEE, (2019)An Enhanced Test Generator for Capacitance Induced Crosstalk Delay Faults., , und . Asian Test Symposium, Seite 174-177. IEEE Computer Society, (2003)A Novel mechanism for speed characterization during delay test., , , , , und . VTS, Seite 116-121. IEEE Computer Society, (2011)The bang for the buck with resiliency: Yield or field?, und . VTS, Seite 152. IEEE Computer Society, (2011)Analog/Mixed Signal IP DFx from a Foundry perspective., , und . LATS, Seite 1-4. IEEE, (2019)