Autor der Publikation

Process variation-aware approximation for efficient timing management of digital circuits.

, , , und . EWDTS, Seite 1-4. IEEE Computer Society, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Integrated circuit-packet switching NoC with efficient circuit setup mechanism., , und . J. Supercomput., 71 (8): 2787-2807 (2015)Energy-Optimized On-Chip Networks Using Reconfigurable Shortcut Paths., , , und . ARCS, Volume 6566 von Lecture Notes in Computer Science, Seite 231-242. Springer, (2011)A hybrid packet-circuit switched on-chip network based on SDM., , und . DATE, Seite 566-569. IEEE, (2009)The 2D SEM: A novel high-performance and low-power mesh-based topology for networks-on-chip., , und . IJPEDS, 25 (4): 331-344 (2010)Power-aware mapping for reconfigurable NoC architectures., und . ICCD, Seite 417-422. IEEE, (2007)Process variation-aware approximation for efficient timing management of digital circuits., , , und . EWDTS, Seite 1-4. IEEE Computer Society, (2015)Virtual Point-to-Point Links in Packet-Switched NoCs., , und . ISVLSI, Seite 433-436. IEEE Computer Society, (2008)A Reconfigurable Cache Architecture for Object-Oriented Embedded Systems., , und . CCECE, Seite 959-962. IEEE, (2006)A novel high-performance and low-power mesh-based NoC., , und . IPDPS, Seite 1-7. IEEE, (2008)Zone Based Control Methodology of Smart Indoor Lighting Systems Using Feedforward Neural Networks., , , und . IST, Seite 201-206. IEEE, (2018)