( en | de | ru )

 

Disambiguierung von "Wang, Lingli"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A High Performance FPGA-Based Accelerator Design for End-to-End Speaker Recognition System.

, , , , und . FPT, Seite 215-223. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wang Wang

Linfang Wang

Investigation of the functions of 53BP1 in DNA demethylation. Uni Marburg, (2009)

Xiangdong Wang

Bingjun Wang

Hongyang Wang

 

Weitere Publikationen von Autoren mit dem selben Namen

Study on the influencing factors of unplanned consumption in a large online promotion activity., , , und . Electron. Commer. Res., 16 (4): 453-477 (2016)MRI-based brain tumor segmentation using FPGA-accelerated neural network., , , , , , , , , und 1 andere Autor(en). BMC Bioinform., 22 (1): 421 (2021)基于MEAN+SpringMVC的服务管理平台的设计与实现 (Design and Implementation of Service Management Platform Based on MEAN and SpringMVC)., und . 计算机科学, 44 (Z11): 538-541 (2017)A Low-Latency Multi-Version Key-Value Store Using B-Tree on an FPGA-CPU Platform., , , , , , , , , und 1 andere Autor(en). FPL, Seite 321-325. IEEE, (2019)High-Throughput and Low-Latency Distributed Management Proxy for Key-Value Store Over 100Gbps Ethernet on FPGA., , , und . FPT, Seite 224-230. IEEE, (2019)DSLUT: An Asymmetric LUT and its Automatic Design Flow Based on Practical Functions., , , und . ICFPT, Seite 278-279. IEEE, (2023)AMG: Automated Efficient Approximate Multiplier Generator for FPGAs via Bayesian Optimization., , , und . ICFPT, Seite 294-295. IEEE, (2023)A Hexagon-Based Honeycomb Routing Architecture for FPGA., , und . FPT, Seite 1-6. IEEE, (2021)UPTRA: An Ultra-Parameterized Temporal CGRA Modeling and Optimization., , , , , und . FCCM, Seite 208. IEEE, (2023)Achieving Flexible, Low-Latency and 100Gbps Line-rate Load Balancing over Ethernet on FPGA., , und . SoCC, Seite 201-206. IEEE, (2020)