Autor der Publikation

A Pipelined Hardware Architecture for Motion Estimation of H.264/AVC.

, , und . Asia-Pacific Computer Systems Architecture Conference, Volume 3740 von Lecture Notes in Computer Science, Seite 79-89. Springer, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Reduced Uneven Multi-hexagon-grid Search for Fast Integer Pel Motion Estimation in H.264/AVC., , und . ICIAR, Volume 4633 von Lecture Notes in Computer Science, Seite 708-714. Springer, (2007)A Hardware Architecture for Intra-Prediction of H.264/AVC., , , und . ESA, Seite 222-230. CSREA Press, (2005)A Pipelined Hardware Architecture for Motion Estimation of H.264/AVC., , und . Asia-Pacific Computer Systems Architecture Conference, Volume 3740 von Lecture Notes in Computer Science, Seite 79-89. Springer, (2005)An Embedded Software Architecture for Advancing Modifiability in Digital Convergence Environment., , und . Software Engineering Research and Practice, Seite 289-295. CSREA Press, (2007)An Efficient Resource Management Scheme Based on Locality for P2P Overlay Network., , , , und . ITCS, Volume 253 von Lecture Notes in Electrical Engineering, Seite 1047-1053. Springer, (2013)Internet-Based Human-Vehicle Interface for Ubiquitous Telematics., , und . ICISA, Seite 1-4. IEEE, (2013)An enhanced reactive Chord for mobile networks., , , und . IEICE Electron. Express, 7 (10): 711-716 (2010)An Immersive Media Recognition Method Using Depth Information of Multi-View Videos., , , , , , und . HCI (52), Volume 14058 von Lecture Notes in Computer Science, Seite 235-243. Springer, (2023)A Hierarchical Multiple SIMD Architecture for Artificial Neural Networks., , und . IASTED PDCS, Seite 435-440. IASTED/ACTA Press, (2002)Application Specific Adaptive Double Buffer Managed On Chip SIMD Co-Processor Architecture., und . PDPTA, Seite 1713-1719. CSREA Press, (2003)