Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Adegbija, Tosiron
Eine Person hinzufügen mit dem Namen Adegbija, Tosiron
 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluating Design Space Subsetting for Multi-Objective Optimization in Configurable Systems., , und . ISQED, Seite 104-109. IEEE, (2019)A Study of STTRAM-based Page Walker Caches for Energy-Efficient Address Translation., und . ISVLSI, Seite 74-79. IEEE, (2022)A Study of STT-RAM-based In-Memory Computing Across the Memory Hierarchy., , und . ICCD, Seite 685-692. IEEE, (2022)Dynamic phase-based tuning for embedded systems using phase distance mapping., , und . ICCD, Seite 284-290. IEEE Computer Society, (2012)PACT: Priority-Aware Phase-Based Cache Tuning for Embedded Systems., und . ISVLSI, Seite 403-408. IEEE Computer Society, (2017)A Workload Characterization of the SPEC CPU2017 Benchmark Suite., und . ISPASS, Seite 149-158. IEEE Computer Society, (2018)Exploring Domain-Specific Architectures for Energy-Efficient Wearable Computing., und . J. Signal Process. Syst., 94 (6): 559-577 (2022)Jazznet: A Dataset of Fundamental Piano Patterns for Music Audio Machine Learning Research.. ICASSP, Seite 1-5. IEEE, (2023)Exploring Configurable Non-Volatile Memory-based Caches for Energy-Efficient Embedded Systems.. ACM Great Lakes Symposium on VLSI, Seite 157-162. ACM, (2016)HALLS: An Energy-Efficient Highly Adaptable Last Level STT-RAM Cache for Multicore Systems., und . CoRR, (2019)