Autor der Publikation

A novel cache-utilization based dynamic voltage frequency scaling (DVFS) mechanism for reliability enhancements.

, , , , und . DATE, Seite 79-84. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel cache-utilization based dynamic voltage frequency scaling (DVFS) mechanism for reliability enhancements., , , , und . DATE, Seite 79-84. IEEE, (2016)Buffer design and optimization for lut-based structured ASIC design styles., , , und . ACM Great Lakes Symposium on VLSI, Seite 377-380. ACM, (2009)Performance-driven dual-rail insertion for chip-level pre-fabricated design., und . DATE, Seite 308-311. IEEE, (2009)TSE: Two-Step Elimination for MLC STT-RAM Last-Level Cache., , , und . IEEE Trans. Computers, 70 (9): 1498-1510 (2021)Binary decision diagram with minimum expected path length., , , und . DATE, Seite 708-712. IEEE Computer Society, (2001)Crosstalk Minimization in Logic Synthesis for PLA., , und . DATE, Seite 790-795. IEEE Computer Society, (2004)Crosstalk-aware domino logic synthesis., und . DATE, Seite 1312-1317. European Design and Automation Association, Leuven, Belgium, (2006)Crosstalk-Aware Domino-Logic Synthesis., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (6): 1155-1161 (2007)Identifying Prostate Cancer-Related Networks from Microarray Data Based on Genotype-Phenotype Networks Using Markov Blanket Search., , , und . BIBE, Seite 302-303. IEEE Computer Society, (2010)Dual-addressing memory architecture for two-dimensional memory access patterns., und . DATE, Seite 71-76. EDA Consortium San Jose, CA, USA / ACM DL, (2013)