( en | de | ru )

 

Disambiguierung von "Natarajan, Sreedhar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Adaptive Energy Forecasting and Information Diffusion for Smart Power Grids

, , , , , , , , , , und . IEEE International Scalable Computing Challenge (SCALE), Seite 1--4. (2012)SCALE Challenge Winner.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sreedhar Madishetti

Kasyap Natarajan

Paruthiure Natarajan

Balamurali Sreedhar

Natarajan Thiagarajan

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards Data-driven Demand-Response Optimization in a Campus Microgrid, , , , , und . Workshop On Embedded Sensing Systems For Energy-Efficiency In Buildings (BuildSys), Seite 41--42. ACM, (2011)Demo.PD-SOI and FD-SOI: a comparison of circuit performance., und . ICECS, Seite 25-28. IEEE, (2002)Introduction to the Special Issue on the 2005 IEEE International Solid-State Circuits Conference., , , und . IEEE J. Solid State Circuits, 41 (1): 3-6 (2006)E1 Ultimate Limits of Integrated Electronics., , , und . ISSCC, Seite 146-147. IEEE, (2007)SOI SRAM design advances & considerations., und . ICECS, Seite 835-838. IEEE, (2002)Semantic Information Integration and Processing for Demand Response Optimization, , , und . Southern California Smart Grid Research Symposium (SoCalSGS), (2011)Poster.Impact of negative bias temperature instability on digital circuit reliability., , , , , , und . Microelectron. Reliab., 45 (1): 31-38 (2005)A 64-Mb embedded FRAM utilizing a 130-nm 5LM Cu/FSG logic process., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 39 (4): 667-677 (2004)A 20nm 112Mb SRAM in High-к metal-gate with assist circuitry for low-leakage and low-VMIN applications., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 316-317. IEEE, (2013)Leakage Reduction techniques in a 0.13um SRAM Cell., , , und . VLSI Design, Seite 215-221. IEEE Computer Society, (2004)