( en | de | ru )

 

Disambiguierung von "Chakrabarty, Krishnendu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Desieve the Attacker: Thwarting IP Theft in Sieve-Valve-based Biochips.

, , , , und . DATE, Seite 210-215. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Koushik Chakrabarty

Krishnendu Mukherjee

Arnab Chakrabarty

Sayan Chakrabarty

Shyamal Chakrabarty

 

Weitere Publikationen von Autoren mit dem selben Namen

Mathematical Modeling of Intellectual Property Protection Using Partially-Mergeable Cores., , , und . PDPTA, CSREA Press, (2000)Cross-contamination avoidance for droplet routing in digital microfluidic biochips., und . DATE, Seite 1290-1295. IEEE, (2009)Synterface: Efficient Chip-to-World Interfacing for Flow-Based Microfluidic Biochips Using Pin-Count Minimization., , und . ACM Trans. Embed. Comput. Syst., 18 (5s): 54:1-54:21 (2019)Test Bus Sizing for System-on-a-Chip., und . IEEE Trans. Computers, 51 (5): 449-459 (2002)Formal Synthesis of Adaptive Droplet Routing for MEDA Biochips., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (8): 2504-2517 (2022)Energy-conscious, deterministic I/O device scheduling in hard real-time systems., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 22 (7): 847-858 (2003)Cross-Contamination Avoidance for Droplet Routing in Digital Microfluidic Biochips., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (6): 817-830 (2012)Test Wrapper Design and Optimization Under Power Constraints for Embedded Cores With Multiple Clock Domains., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (8): 1539-1547 (2007)Contactless Pre-Bond TSV Test and Diagnosis Using Ring Oscillators and Multiple Voltage Levels., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 33 (5): 774-785 (2014)Test-Point Insertion for Power-Safe Testing of Monolithic 3D ICs using Reinforcement Learning*., , und . ETS, Seite 1-6. IEEE, (2023)