( en | de | ru )

 

Disambiguierung von "Qasaimeh, Murad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Modified Sliding Window Architecture for Efficient BRAM Resource Utilization.

, , und . IPDPS Workshops, Seite 106-114. IEEE Computer Society, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Waheed Murad

Murad Daghles

Abo elFetouh elSayed Murad

Mohamed Murad El-Hag

Mohammad Qasem Muradi

 

Weitere Publikationen von Autoren mit dem selben Namen

ZigBee-based irrigation system for home gardens., , , , und . ICCSPA, Seite 1-5. IEEE, (2015)An Efficient Hardware Architecture for Sparse Convolution using Linear Feedback Shift Registers., , und . ASAP, Seite 250-257. IEEE, (2021)Comparing Energy Efficiency of CPU, GPU and FPGA Implementations for Vision Kernels., , , , , und . ICESS, Seite 1-8. IEEE, (2019)Recent advances in features extraction and description algorithms: A comprehensive survey., und . ICIT, Seite 1059-1063. IEEE, (2017)A Modified Sliding Window Architecture for Efficient BRAM Resource Utilization., , und . IPDPS Workshops, Seite 106-114. IEEE Computer Society, (2017)Analyzing the Energy-Efficiency of Vision Kernels on Embedded CPU, GPU and FPGA Platforms., , , , , und . FCCM, Seite 336. IEEE, (2019)FPGA-Based Parallel Hardware Architecture for Real-Time Image Classification., , und . IEEE Trans. Computational Imaging, 1 (1): 56-70 (2015)A parallel hardware architecture for Scale Invariant Feature Transform (SIFT)., , und . ICMCS, Seite 295-300. IEEE, (2014)Unified analytical modeling of the error rates and the ergodic channel capacity in η-μ generalized fading channels with integer μ and maximal ratio combining receiver., und . ICIT, Seite 1217-1221. IEEE, (2017)A Runtime Configurable Hardware Architecture for Computing Histogram-Based Feature Descriptors., , und . FPL, Seite 351-354. IEEE Computer Society, (2018)