( en | de | ru )

 

Disambiguierung von "Aziza, Hassen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multilevel operation in oxide based resistive RAM with SET voltage modulation.

, , , , , und . DTIS, Seite 1-5. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Aziza Ahmida

Reinhard Haßenpflug

Mohammed Hassen

Hassen Habhab

Hassen Drira

 

Weitere Publikationen von Autoren mit dem selben Namen

RRAM Device Models: A Comparative Analysis With Experimental Validation., , , und . IEEE Access, (2019)An Automated Design Methodology for Charge Pump Circuits., , und . ICECS, Seite 214-217. IEEE, (2007)Tutorial: Silicon Systems for Wireless LAN., , , und . DDECS, Seite 157-158. IEEE, (2021)Novel RRAM CMOS Non-Volatile Memory Cells in 130nm Technology., , , und . ICCA, Seite 390-393. IEEE, (2018)A Novel Low Power Oriented Design Methodology for Analog Blocks., , , und . J. Low Power Electron., 4 (1): 60-67 (2008)Temperature and hump effect impact on output voltage spread of low power bandgap designed in the sub-threshold area., , , , , , und . ISCAS, Seite 2549-2552. IEEE, (2011)Crossbar architecture based on 2R complementary resistive switching memory cell., , , , , , , , , und 2 andere Autor(en). NANOARCH, Seite 85-92. ACM, (2012)Analytical study of complementary memristive synchronous logic gates., , , , , , , , , und 3 andere Autor(en). NANOARCH, Seite 70-75. IEEE Computer Society, (2013)Circuit-level evaluation of a new zero-cost transistor in an embedded non-volatile memory CMOS technology., , , , , , , , , und 1 andere Autor(en). DTIS, Seite 1-5. IEEE, (2021)STATE: A Test Structure for Rapid Prediction of Resistive RAM Electrical Parameter Variability., , , , und . ISCAS, Seite 3532-3536. IEEE, (2022)