( en | de | ru )

 

Disambiguierung von "Yoshimura, Takeshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Simultaneous scheduling and binding for resource usage and interconnect complexity reduction in high-level synthesis.

, , , und . ASICON, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tateo Yoshimura

Takeshi Morita

Tadasuke Yoshimura

Takeshi Imamura

Takeshi Morita

 

Weitere Publikationen von Autoren mit dem selben Namen

Construction of an (r11, r12, r22)-Tournament from a Score Sequence Pair., , und . ISCAS, Seite 3403-3406. IEEE, (2007)Genetic Algorithm based pipeline scheduling in high-level synthesis., und . ASICON, Seite 1-4. IEEE, (2013)Power and resource aware scheduling with multiple voltages., , , , und . ASICON, Seite 1-4. IEEE, (2013)Floorplanning driven Network-on-Chip synthesis for 3-D SoCs., , , , und . ISCAS, Seite 1203-1206. IEEE, (2011)Mobility overlap-removal based leakage power aware scheduling in high-level synthesis., , , und . ISCAS, Seite 1745-1748. IEEE, (2013)Simultaneous scheduling and binding for resource usage and interconnect complexity reduction in high-level synthesis., , , und . ASICON, Seite 1-4. IEEE, (2015)Register placement for high-performance circuits., , und . DATE, Seite 1470-1475. IEEE, (2009)Network simplex method based Multiple Voltage Scheduling in Power-efficient High-level synthesis., , und . ASP-DAC, Seite 237-242. IEEE, (2013)Approximate-DCT-Derived Measurement Matrices with Row-Operation-Based Measurement Compression and its VLSI Architecture for Compressed Sensing., , , und . IEICE Trans. Electron., 101-C (4): 263-272 (2018)Mobile streaming media CDN enabled by dynamic SMIL., , , , und . WWW, Seite 651-661. ACM, (2002)