( en | de | ru )

 

Disambiguierung von "Zhang, Minglei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 28nm 314.6TLFOPS/W Reconfigurable Floating-Point Analog Compute-In-Memory Macro with Exponent Approximation and Two-Stage Sharing TD-ADC.

, , , , , , , , , und . CICC, Seite 1-2. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhang Zhang

Meng Zhang

Methods and implementations of road-network matching. TU München, (2009)

Xianghui Zhang

Le Zhang

Gang Zhang

 

Weitere Publikationen von Autoren mit dem selben Namen

An energy-efficient SAR ADC using a single-phase clocked dynamic comparator with energy and speed enhanced technique., und . IEICE Electron. Express, 14 (8): 20170219 (2017)A 28nm 314.6TLFOPS/W Reconfigurable Floating-Point Analog Compute-In-Memory Macro with Exponent Approximation and Two-Stage Sharing TD-ADC., , , , , , , , , und . CICC, Seite 1-2. IEEE, (2024)16.2 A 4× Interleaved 10GS/s 8b Time-Domain ADC with 16× Interpolation-Based Inter-Stage Gain Achieving >37.5dB SNDR at 18GHz Input., , , und . ISSCC, Seite 252-254. IEEE, (2020)A 4-bit Mixed-Signal MAC Array with Swing Enhancement and Local Kernel Memory., , , , , , und . MWSCAS, Seite 326-329. IEEE, (2021)Intelligent electronic information equipment maintenance and testing system based on general test instruments., , und . ICBASE, Seite 216-220. IEEE, (2023)A Double-Mode Sparse Compute-In-Memory Macro with Reconfigurable Single and Dual Layer Computation., , , , , und . CICC, Seite 1-2. IEEE, (2023)A Single-Channel 2.6GS/s 10b Dynamic Pipelined ADC with Time-Assisted Residue Generation Scheme Achieving Intrinsic PVT Robustness., , , , , , , und . ISSCC, Seite 168-169. IEEE, (2023)A 2x-lnterleaved 9b 2.8G8S/s 5b/cycle SAR ADC with Linearized Configurable V2T Buffer Achieving >50dB SNDR at 3GHz Input., , , , und . ISSCC, Seite 264-265. IEEE, (2023)A 7.6mW 1GS/s 60dB SNDR Single-Channel SAR-Assisted Pipelined ADC with Temperature-Compensated Dynamic Gm-R-Based Amplifier., , , , und . ISSCC, Seite 60-62. IEEE, (2019)High-speed low-power decimation filter for wideband Delta-Sigma ADC., , , und . MWSCAS, Seite 591-594. IEEE, (2014)