( en | de | ru )

 

Disambiguierung von "Sahoo, Subhendu Kumar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Novel Dynamic Current Boosting Technique for Enhancement of Settling Time and Elimination of Slewing of CMOS Amplifiers.

, , , , und . ARTCom, Seite 115-117. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prasanta Kumar Sahoo

Nirakar Sahoo

Harekrushna Sahoo

Sarbeswar Sahoo

Balaram Sahoo

 

Weitere Publikationen von Autoren mit dem selben Namen

An approach for efficient FIR filter design for hearing aid application., , , und . VDAT, Seite 1-5. IEEE, (2014)A Novel Dynamic Current Boosting Technique for Enhancement of Settling Time and Elimination of Slewing of CMOS Amplifiers., , , , und . ARTCom, Seite 115-117. IEEE Computer Society, (2009)An RNS based FIR filter design using shift and add approach., , und . MWSCAS, Seite 707-712. IEEE, (2014)A High-Speed Radix-64 Parallel Multiplier Using a Novel Hardware Implementation Approach for Partial Product Generation Based on Redundant Binary Arithmetic., , , und . ICETET, Seite 474-479. IEEE Computer Society, (2008)A Low Voltage Discriminant Circuit for Pattern Recognition Exploiting the Asymmetrical Characteristics of Tunnel FET., , , , , , und . ISCAS, Seite 1-5. IEEE, (2020)Lookup Table-Based Low-Power Implementation of Multi-channel Filters for Software Defined Radio., und . iNIS, Seite 23-27. IEEE, (2017)High Performance Ternary Multiplier Using CNTFET., , und . ISVLSI, Seite 269-274. IEEE Computer Society, (2018)An LUT based RNS FIR filter implementation for reconfigurable applications., , und . VDAT, Seite 1-6. IEEE, (2014)An RNS based reconfigurable FIR filter design using shift and add approach., , und . CSNDSP, Seite 640-645. IEEE, (2014)Selection of Optimum Device Size and Trans-Conductance Ratio for High Speed Digital CMOS Inverter Design for a Given Fanout Load., , und . ICETET, Seite 121-124. IEEE Computer Society, (2009)