( en | de | ru )

 

Disambiguierung von "Carloni, Luca P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On-chip communication design: roadblocks and avenues.

, und . CODES+ISSS, Seite 75-76. ACM, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Olivier Carloni

Luca Tuninetti

Luca Rizzini

Luca Tranchini

Alfonz Luca

 

Weitere Publikationen von Autoren mit dem selben Namen

KAIROS: Incremental Verification in High-Level Synthesis through Latency-Insensitive Design., , und . FMCAD, Seite 105-109. IEEE, (2019)Compiler-Assisted Selection of Hardware Acceleration Candidates from Application Source Code., , , , , und . ICCD, Seite 129-137. IEEE, (2019)Rialto: a bridge between description and implementation of control algorithms for wireless sensor networks., , und . EMSOFT, Seite 183-186. ACM, (2005)Leveraging Prior Knowledge for Effective Design-Space Exploration in High-Level Synthesis., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (11): 3736-3747 (2020)Theory of latency-insensitive design., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (9): 1059-1076 (2001)Negative thinking in branch-and-bound: the case of unate covering., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (3): 281-294 (2000)Machine-Learning-Based Microwave Sensing: A Case Study for the Food Industry., , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 11 (3): 503-514 (2021)Photonic Network-on-Chip Design., , , , und . Integrated Circuits and Systems Springer, (2014)Panel: the heritage of Mead & Conway: what has remained the same, what was missed, what has changed, what lies ahead., , , , , , und . DATE, Seite 171-175. EDA Consortium San Jose, CA, USA / ACM DL, (2013)High-level synthesis of accelerators in embedded scalable platforms., , und . ASP-DAC, Seite 204-211. IEEE, (2016)