( en | de | ru )

 

Disambiguierung von "Burg, Andreas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-speed link with trellis-coded modulation and Reed-Solomon coding.

, , , , , und . CSCN, Seite 231-236. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andreas Burg

Andreas Marzell Burg

Richard Burg

Arnold Burg

Helmut Burg

 

Weitere Publikationen von Autoren mit dem selben Namen

Silicon implementation of an MMSE-based soft demapper for MIMO-BICM., , , , , und . ISCAS, IEEE, (2006)LoRa Digital Receiver Analysis and Implementation., , , und . CoRR, (2018)Adding Indoor Capacity Without Fiber Backhaul: A mmWave Bridge Prototype., , und . CoRR, (2021)Exploiting dynamic timing margins in microprocessors for frequency-over-scaling with instruction-based clock adjustment., , , , und . DATE, Seite 381-386. ACM, (2015)Configurable high-throughput decoder architecture for quasi-cyclic LDPC codes., , , und . ACSCC, Seite 1137-1142. IEEE, (2008)A 2 Gb/s balanced AES crypto-chip implementation., , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 39-44. ACM, (2004)Spreading Factor assisted LoRa Localization with Deep Reinforcement Learning., , , und . VTC2023-Spring, Seite 1-5. IEEE, (2023)Increasing LoRa Sensitivity and Reliability with an IoT Cloud RAN., und . ACSSC, Seite 197-201. IEEE, (2023)Automated Integration of Dual-Edge Clocking for Low-Power Operation in Nanometer Nodes., , , und . ACM Trans. Design Autom. Electr. Syst., 22 (4): 62:1-62:20 (2017)Density Evolution for Min-Sum Decoding of LDPC Codes Under Unreliable Message Storage., und . IEEE Commun. Lett., 18 (5): 849-852 (2014)