( en | de | ru )

 

Disambiguierung von "Jutman, Artur"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A suite of IEEE 1687 benchmark networks.

, , , , , , , , und . ITC, Seite 1-10. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Artur Teuscher

Artur Meyer

Artur Spering

Artur Budnowski

Artur Welkisch

 

Weitere Publikationen von Autoren mit dem selben Namen

Post-Silicon Validation of IEEE 1687 Reconfigurable Scan Networks., , , und . ETS, Seite 1-6. IEEE, (2019)Invited paper: System-wide fault management based on IEEE P1687 IJTAG., , und . ReCoSoC, Seite 1-4. IEEE, (2011)On-line fault classification and handling in IEEE1687 based fault management system for complex SoCs., , und . LATS, Seite 69-74. IEEE, (2016)Learning Digital Test and Diagnostics via Internet., , , , , und . Int. J. Online Eng., (2007)Fast static compaction of tests composed of independent sequences: basic properties and comparison of methods., , und . ICECS, Seite 445-448. IEEE, (2002)SoC and Board Modeling for Processor-Centric Board Testing., , , und . DSD, Seite 575-582. IEEE Computer Society, (2011)On-Chip Sensors Data Collection and Analysis for SoC Health Management., , , , und . DFT, Seite 1-6. IEEE, (2023)Automatic SoC Level Test Path Synthesis Based on Partial Functional Models., , , und . Asian Test Symposium, Seite 532-538. IEEE Computer Society, (2011)Fault Simulation with Parallel Critical Path Tracing for Combinatorial Circuits Using Structurally Synthesized BDDs., , , und . LATW, Seite 97-102. IEEE, (2006)Timing simulation of digital circuits with binary decision diagrams., , und . DATE, Seite 460-466. IEEE Computer Society, (2001)