Autor der Publikation

Rapid prototyping and VLSI exploration for 3g/4G MIMO wireless systems using integrated catapult-c methodology.

, und . WCNC, Seite 958-963. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient MIMO equalization for downlink multi-code CDMA: complexity optimization and comparative study., , , und . GLOBECOM, Seite 2513-2519. IEEE, (2004)Structured Parallel Architecture for Displacement MIMO Kalman Equalizer in CDMA Systems., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 54-II (2): 122-126 (2007)An Efficient Circulant MIMO Equalizer for CDMA Downlink: Algorithm and VLSI Architecture., , , und . EURASIP J. Adv. Signal Process., (2006)Reduced QRD-M detector in MIMO-OFDM systems with partial and embedded sorting., und . GLOBECOM, Seite 6. IEEE, (2005)Matlab as a development environment for FPGA design., und . DAC, Seite 607-610. ACM, (2005)Rapid prototyping and VLSI exploration for 3g/4G MIMO wireless systems using integrated catapult-c methodology., und . WCNC, Seite 958-963. IEEE, (2006)FFT-accelerated iterative MIMO chip equalizer architecture for CDMA downlink., , und . ICASSP (3), Seite 1005-1008. IEEE, (2005)Rapid Industrial Prototyping and SoC Design of 3G/4G Wireless Systems Using an HLS Methodology., , , und . EURASIP J. Embed. Syst., (2006)Pipelined Block-Serial Decoder Architecture for Structured Ldpc Codes., , , und . ICASSP (4), Seite 225-228. IEEE, (2006)Low complexity System-on-Chip architectures of Parallel-Residue-Compensation in CDMA systems., , und . ISCAS (4), Seite 77-80. IEEE, (2004)