Autor der Publikation

Design of a 7-bit 1GSPS folding-interpolation A/D converter with self-calibration technique.

, , , , , und . ICECS, Seite 110-113. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of a 10-bit CMOS image sensor based on an 8-bit configurable hold-and-go counter., , , und . ESSCIRC, Seite 393-397. IEEE, (2012)An 8-bit 200 MSPS CMOS A/D converter for analog interface module of TFT-LCD driver., und . ISCAS (1), Seite 528-531. IEEE, (2001)Design Methodology for Low Power Data Compressors Based on a Window Detector in a 54X54 Bit Multiplier., und . ISCAS, Seite 1568-1571. IEEE, (1995)Design of a Hybrid Column Segmented CMOS Image Sensor with an Artificial Intelligence Core and a Novel SRAM Readout Logic., , , und . ICEIC, Seite 1-2. IEEE, (2019)Compute-in-Memory with SAR ADC and 2T1C DRAM for MAC Operations., , , , , , , , und . ICEIC, Seite 1-3. IEEE, (2024)Design of novel macro-cells for next generation ASIC cell library., und . ICECS, Seite 320-323. IEEE, (2000)Design of a low power 7-bit serial counter with energy economized pass-transistor logic (EEPL)., , , , und . ICECS, Seite 1033-1036. IEEE, (1996)Design of a Feature Extracted CMOS Image Sensor with a Novel Integrator and a Configurable ADC., und . ICM, Seite 237-240. IEEE, (2022)Design of a 7-bit 1GSPS folding-interpolation A/D converter with self-calibration technique., , , , , und . ICECS, Seite 110-113. IEEE, (2010)A digitally self-calibrated low-noise 7-bit folding A/D converter., , , , und . SoCC, Seite 39-43. IEEE, (2010)