Autor der Publikation

Reusing GEMM Hardware for Efficient Execution of Depthwise Separable Convolution on ASIC-Based DNN Accelerators.

, , , , , , und . ASP-DAC, Seite 475-482. ACM, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Testing asynchronous circuits: A survey., , und . Integr., 19 (3): 111-131 (1995)Hardware Accelerator Design for Data Centers., , , , , und . ICCAD, Seite 770-775. IEEE, (2015)Performance-Aware Common-Centroid Placement and Routing of Transistor Arrays in Analog Circuits., , , , , , und . ICCAD, Seite 1-9. IEEE, (2021)A FPGA Accelerator for Real-Time 3D Non-rigid Registration Using Tree Reweighted Message Passing and Dynamic Markov Random Field Generation., , und . FPL, Seite 335-342. IEEE Computer Society, (2018)GANA: Graph Convolutional Network Based Automated Netlist Annotation for Analog Circuits., , , , , , , , , und . DATE, Seite 55-60. IEEE, (2020)Comparative Analysis of Conventional and Statistical Design Techniques., , , , , und . DAC, Seite 238-243. IEEE, (2007)The ISPD-2012 discrete cell sizing contest and benchmark suite., , , , , und . ISPD, Seite 161-164. ACM, (2012)A Charge Flow Formulation for Guiding Analog/Mixed-Signal Placement., , , , , , und . DATE, Seite 148-153. IEEE, (2022)Reusing GEMM Hardware for Efficient Execution of Depthwise Separable Convolution on ASIC-Based DNN Accelerators., , , , , , und . ASP-DAC, Seite 475-482. ACM, (2023)Energy Efficient Architecture for Graph Analytics Accelerators., , , , , , und . ISCA, Seite 166-177. IEEE Computer Society, (2016)