( en | de | ru )

 

Disambiguierung von "Rajamanickam, Sivasankaran"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Parallel, Portable Algorithms for Distance-2 Maximal Independent Set and Graph Coarsening.

, und . IPDPS, Seite 280-290. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jeyaganesh Rajamanickam

 

Weitere Publikationen von Autoren mit dem selben Namen

Performance Portable Supernode-based Sparse Triangular Solver for Manycore Architectures., , und . ICPP, Seite 70:1-70:11. ACM, (2020)A Portable SIMD Primitive Using Kokkos for Heterogeneous Architectures., , , und . WACCPD@SC, Volume 12017 von Lecture Notes in Computer Science, Seite 140-163. Springer, (2019)A Study of Mixed Precision Strategies for GMRES on GPUs., , , , und . CoRR, (2021)Multi-threaded Sparse Matrix-Matrix Multiplication for Many-Core and GPU Architectures., , und . CoRR, (2018)TenSQL: An SQL Database Built on GraphBLAS., , , und . HPEC, Seite 1-8. IEEE, (2023)An Experimental Study of Two-level Schwarz Domain-Decomposition Preconditioners on GPUs., , und . IPDPS, Seite 680-689. IEEE, (2023)Basker: A Threaded Sparse LU Factorization Utilizing Hierarchical Parallelism and Data Layouts., , und . IPDPS Workshops, Seite 673-682. IEEE Computer Society, (2016)ShyLU: A Hybrid-Hybrid Solver for Multicore Platforms., , und . IPDPS, Seite 631-643. IEEE Computer Society, (2012)Scalable Inference for Sparse Deep Neural Networks using Kokkos Kernels., und . HPEC, Seite 1-7. IEEE, (2019)A Hybrid Approach for Parallel Transistor-Level Full-Chip Circuit Simulation., und . VECPAR, Volume 8969 von Lecture Notes in Computer Science, Seite 102-111. Springer, (2014)