( en | de | ru )

 

Disambiguierung von "Park, Jaejin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.026mm2 5.3mW 32-to-2000MHz digital fractional-N phase locked-loop using a phase-interpolating phase-to-digital converter.

, , , , , , , , und . ISSCC, Seite 254-255. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sungjune Park

Rosemary Park

Jinhyung Park

Kwan Park

June Park

 

Weitere Publikationen von Autoren mit dem selben Namen

A Multibit Delta-Sigma D/A Converter Using a Charge Integrating Sub-Converter., , , , und . ISCAS, Seite 319-322. IEEE, (1994)A 0.004mm2 250μW ΔΣ TDC with time-difference accumulator and a 0.012mm2 2.5mW bang-bang digital PLL using PRNG for low-power SoC applications., , , , , , , , und . ISSCC, Seite 240-242. IEEE, (2012)A 1-V, 1.4-2.5 GHz Charge-Pump-Less PLL for a Phase Interpolator Based CDR., , , und . CICC, Seite 281-284. IEEE, (2007)A 0.032mm2 3.1mW synthesized pixel clock generator with 30psrms integrated jitter and 10-to-630MHz DCO tuning range., , , , , und . ISSCC, Seite 250-251. IEEE, (2013)A 10-Gbps, 8-PAM parallel interface with crosstalk cancellation for future hard disk drive channel ICs., , , und . ISCAS (2), Seite 1162-1165. IEEE, (2005)A 0.026mm2 5.3mW 32-to-2000MHz digital fractional-N phase locked-loop using a phase-interpolating phase-to-digital converter., , , , , , , , und . ISSCC, Seite 254-255. IEEE, (2013)Verifying start-up failures in coupled ring oscillators in presence of variability using predictive global optimization., , , , , und . ICCAD, Seite 486-493. IEEE, (2013)CFGP: a web-based, comparative fungal genomics platform., , , , , , , , , und 6 andere Autor(en). Nucleic Acids Res., 36 (Database-Issue): 562-571 (2008)A 1 mW 10-bit 500KSPS SAR A/D converter., , , , und . ISCAS, Seite 581-584. IEEE, (2000)A low-power, 20-Gb/s continuous-time adaptive passive equalizer., , , und . ISCAS (2), Seite 920-923. IEEE, (2005)