( en | de | ru )

 

Disambiguierung von "Bhattacharya, Mayukh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Physical Design Tool for Built-in Self-Repairable Static RAMs.

, , , , und . DATE, Seite 714-. IEEE Computer Society / ACM, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Subhamoy Bhattacharya

Chhaya Bhattacharya

Nupur Bhattacharya

Indrajit Bhattacharya

Asitesh Bhattacharya

 

Weitere Publikationen von Autoren mit dem selben Namen

Simulation and emulation of digital integrated circuits containing resonant tunneling diodes.. University of Michigan, USA, (1999)Convergence Issues in Resonant Tunneling Diode Circuit Simulation., und . VLSI Design, Seite 499-. IEEE Computer Society, (2000)Innovative practices on functional testing and fault simulation for FuSa., , , , und . VTS, Seite 1. IEEE Computer Society, (2018)A Physical Design Tool for Built-in Self-Repairable Static RAMs., , , , und . DATE, Seite 714-. IEEE Computer Society / ACM, (1999)Automatic Structural Test Generation for Analog Circuits using Neural Twins., , , und . ITC, Seite 145-154. IEEE, (2022)Accelerating Defect Simulation in Analog and Mixed-Signal Circuits by Parallel Defect Injection., , , und . VLSID, Seite 325-330. IEEE, (2023)Fault Classification and Coverage of Analog Circuits using DC Operating Point and Frequency Response Analysis., , , , und . ACM Great Lakes Symposium on VLSI, Seite 123-128. ACM, (2019)Application of Sampling in Industrial Analog Defect Simulation., , und . ITC, Seite 436-445. IEEE, (2022)Noise Margins of Threshold Logic Gates containing Resonant Tunneling Diodes., und . Great Lakes Symposium on VLSI, Seite 65-70. IEEE Computer Society, (1998)A Structured Approach for Rapid Identification of Fault-Sensitive Nets in Analog Circuits., , , und . ATS, Seite 135-140. IEEE, (2019)