Autor der Publikation

Evolution of NAND Flash Memory Interface.

, , und . Asia-Pacific Computer Systems Architecture Conference, Volume 4697 von Lecture Notes in Computer Science, Seite 75-79. Springer, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

U-cache: A cost-effective solution to the virtual cache synonym problem., , und . Microprocess. Microsystems, 22 (1): 33-40 (1998)A Low-Overhead, High-Performance Unified Buffer Management Scheme That Exploits Sequential and Looping References., , , , , , und . OSDI, Seite 119-134. USENIX Association, (2000)Hardware Platforms for Flash Memory/NVRAM Software Development., , , , und . J. Comput. Sci. Eng., 3 (3): 181-194 (2009)Performance Evaluation of the Bluetooth-Based Public Internet Access Point., , , und . ICOIN, Seite 643-648. IEEE Computer Society, (2001)A Worst Case Timing Analysis Technique for Multiple-Issue Machines., , , und . RTSS, Seite 334-345. IEEE Computer Society, (1998)Worst Case Timing Analysis of RISC Processors: R3000/R3010 Case Study., , , , , , , , und . RTSS, Seite 308-319. IEEE Computer Society, (1995)Analysis of cache-related preemption delay in fixed-priority preemptive scheduling., , , , , , , und . RTSS, Seite 264-274. IEEE Computer Society, (1996)FMMU: a hardware-accelerated flash map management unit for scalable performance of flash-based SSDs., , und . DAC, Seite 115:1-115:6. ACM, (2018)A Flexible Tradeoff Between Code Size and WCET Using a Dual Instruction Set Processor., , , und . SCOPES, Volume 3199 von Lecture Notes in Computer Science, Seite 244-258. Springer, (2004)An Accurate Worst Case Timing Analysis for RISC Processors, , , , , , , , , und . IEEE Trans. Softw. Eng., 21 (7): 593--604 (1995)