( en | de | ru )

 

Disambiguierung von "Sekanina, Lukás"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ApproxFPGAs: Embracing ASIC-Based Approximate Arithmetic Components for FPGA-Based Systems.

, , , , und . DAC, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Klara Sekanina

Georg Sekanina

Johann Sekanina

Lukás Mach

Lukás Jakabcin

 

Weitere Publikationen von Autoren mit dem selben Namen

Evolution of digital circuits.. GECCO (Companion), Seite 1343-1360. ACM, (2011)Virtual Reconfigurable Circuits for Real-World Applications of Evolvable Hardware.. ICES, Volume 2606 von Lecture Notes in Computer Science, Seite 186-197. Springer, (2003)Transistor-Level Evolution of Digital Circuits Using a Special Circuit Simulator., und . ICES, Volume 5216 von Lecture Notes in Computer Science, Seite 320-331. Springer, (2008)Calibration of Traffic Simulation Models Using Vehicle Travel Times., , und . ACRI, Volume 7495 von Lecture Notes in Computer Science, Seite 807-816. Springer, (2012)Evolutionary Design of Message Efficient Secrecy Amplification Protocols., , , und . EuroGP, Volume 7244 von Lecture Notes in Computer Science, Seite 194-205. Springer, (2012)Evolvable Hardware: From Applications to Implications for the Theory of Computation.. UC, Volume 5715 von Lecture Notes in Computer Science, Seite 24-36. Springer, (2009)Adaptive development of hash functions in FPGA-based network routers., , und . SSCI, Seite 1-8. IEEE, (2016)Evolving component library for approximate high level synthesis., , und . SSCI, Seite 1-8. IEEE, (2016)Evolutionary Design of Hash Functions for IPv6 Network Flow Hashing., und . CEC, Seite 1-8. IEEE, (2020)Evolvable 2D computing matrix model for intrinsic evolution in commercial FPGAs with native reconfiguration support., , , , , und . AHS, Seite 184-191. IEEE, (2011)