Autor der Publikation

Technology/Memory Co-Design and Co-Optimization Using E-Tree Interconnect.

, , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 159-162. ACM, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Technology/Memory Co-Design and Co-Optimization Using E-Tree Interconnect., , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 159-162. ACM, (2023)Technology/circuit co-optimization and benchmarking for graphene interconnects at Sub-10nm technology node., , , , und . ISQED, Seite 599-603. IEEE, (2015)Towards Area Efficient Logic Circuit: Exploring Potential of Reconfigurable Gate by Generic Exact Synthesis., , und . IEEE Open J. Comput. Soc., (2023)An analytical approach to system-level variation analysis and optimization for multi-core processor., , und . ISQED, Seite 99-106. IEEE, (2014)Ultra-Scaled E-Tree-Based SRAM Design and Optimization With Interconnect Focus., , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 71 (10): 4597-4610 (Oktober 2024)Fast Linear Programming Optimization Using Crossbar-Based Analog Accelerator., , , und . ISVLSI, Seite 276-281. IEEE, (2020)Novel Fence Generation Methods for Accelerating Reconfigurable Exact Synthesis., , , und . MWSCAS, Seite 506-510. IEEE, (2023)Device/system performance modeling of stacked lateral NWFET logic., , , , und . ISQED, Seite 215-220. IEEE, (2016)A Technology/Circuit Co-design Framework for Emerging Reconfigurable Devices., , , , und . MWSCAS, Seite 1123-1127. IEEE, (2023)A Novel Delay-Aware Packing Algorithm for FPGA Architecture Using RFET., , , , und . MWSCAS, Seite 362-366. IEEE, (2024)