( en | de | ru )

 

Disambiguierung von "Agrawal, Vishwani D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Test Function Architecture for Interconnected Finite State Machines.

, , und . VLSI Design, Seite 113-116. IEEE Computer Society, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Deepashri Agrawal

Mukesh Agrawal

Mudit Agrawal

Hemant Agrawal

Milan Agrawal

 

Weitere Publikationen von Autoren mit dem selben Namen

Test Generation for Highly Sequential Scan-Testable Circuits Through Logic Transformation., , und . ITC, Seite 561-565. IEEE Computer Society, (1981)Finite State Machine Synthesis with Fault Tolerant Test Function., , und . DAC, Seite 562-567. IEEE Computer Society Press, (1992)An efficient test data reduction technique through dynamic pattern mixing across multiple fault models., , , , und . VTS, Seite 285-290. IEEE Computer Society, (2011)Author's Reply.. IEEE Trans. Computers, 28 (8): 581 (1979)Test Generation for Path Delay Faults Using Binary Decision Diagrams., , und . IEEE Trans. Computers, 44 (3): 434-447 (1995)Optimal Selection of ATE Frequencies for Test Time Reduction Using Aperiodic Clock., und . NATW, Seite 52-56. IEEE, (2014)Failures Guide Probabilistic Search for a Hard-to-Find Test., und . NATW, Seite 18-23. IEEE, (2016)A rated-clock test method for path delay faults., , und . IEEE Trans. Very Large Scale Integr. Syst., 6 (2): 323-331 (1998)On variable clock methods for path delay testing of sequential circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (11): 1237-1249 (1997)Statistical Delay Fault Coverage Estimation for Synchronous Sequential Circuits., , , und . J. Electron. Test., 12 (3): 239-254 (1998)