( en | de | ru )

 

Disambiguierung von "Sato, Toshinori"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Topic 4: High-Performance Architecture and Compilers.

, , , und . Euro-Par, Volume 7484 von Lecture Notes in Computer Science, Seite 204-205. Springer, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Toshinori Kuwahara

Makoto Sato

Nobuko Sato

Fujio Sato

Satô Saburô

 

Weitere Publikationen von Autoren mit dem selben Namen

Profiling with Helper Threads., und . Parallel and Distributed Computing and Networks, Seite 1-6. IASTED/ACTA Press, (2005)Simplifying High-Frequency Microprocessor Design via Timing Constraint Speculation., und . CAINE, Seite 282-287. ISCA, (2003)Dynamically reducing overestimated design margin of MultiCores., , und . HPCS, Seite 403-409. IEEE, (2012)Table size reduction for data value predictors by exploiting narrow width values., und . ICS, Seite 196-205. ACM, (2000)Signal probability control for relieving NBTI in SRAM cells., , und . ISQED, Seite 660-666. IEEE, (2010)Investigating heterogeneous combination of functional units for a criticality-based low-power processor architecture., und . ISICT, Volume 90 von ACM International Conference Proceeding Series, Seite 190-195. Trinity College Dublin, (2004)Reducing Static Energy of Cache Memories via Prediction-Table-Less Way Prediction., und . PATMOS, Volume 2799 von Lecture Notes in Computer Science, Seite 530-539. Springer, (2003)Exploiting Input Variations for Energy Reduction., und . PATMOS, Volume 4644 von Lecture Notes in Computer Science, Seite 384-393. Springer, (2007)Folding Active List for High Performance and Low Power., und . ISHPC, Volume 4759 von Lecture Notes in Computer Science, Seite 33-42. Springer, (2005)Evaluation on Configurable Approximate Circuit for Aging-Induced Timing Violation Tolerance., und . PRDC, Seite 23-24. IEEE, (2019)