( en | de | ru )

 

Disambiguierung von "Bagherzadeh, Nader"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A scalable delay insensitive asynchronous NoC with adaptive routing.

, , und . ICT, Seite 995-1002. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hassan Bagherzadeh

Faramarz Nader

Nader Tawassoli

Nader Purnaqchéband

Nader Ahmad

 

Weitere Publikationen von Autoren mit dem selben Namen

Multiple Branch and Block Prediction., und . HPCA, Seite 94-103. IEEE Computer Society, (1997)Integrating Power Management into Distributed Real-time Systems at Very Low Implementation Cost., , und . ASP-DAC, Seite 872-877. IEEE Computer Society, (2007)Network Facility for a Reconfigurable Computer Architecture., , , , und . ICDCS, Seite 264-271. IEEE Computer Society, (1985)Fast parallel soft Viterbi decoder mapping on a reconfigurable DSP platform., , , und . SoCC, Seite 3-6. IEEE, (2004)Scalable load balancing congestion-aware Network-on-Chip router architecture., , und . J. Comput. Syst. Sci., 79 (4): 421-439 (2013)Design and Evaluation of a Spintronic In-Memory Processing Platform for Nonvolatile Data Encryption., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (9): 1788-1801 (2018)Efficient Mitchell's Approximate Log Multipliers for Convolutional Neural Networks., , , , und . IEEE Trans. Computers, 68 (5): 660-675 (2019)Near-optimal message routing and broadcasting in faulty hypercubes., und . Int. J. Parallel Program., 19 (5): 405-423 (1990)Performance of symbolic applications on a parallel architecture., , , und . Int. J. Parallel Program., 16 (3): 183-214 (1987)Flow mapping and data distribution on mesh-based deep learning accelerator., , , , und . NOCS, Seite 13:1-13:8. ACM, (2019)