( en | de | ru )

 

Disambiguierung von "Bayliss, Samuel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Vyasa: A High-Performance Vectorizing Compiler for Tensor Convolutions on the Xilinx AI Engine.

, , , , und . HPEC, Seite 1-10. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christopher Bayliss

Samuel Adler

Samuel Dessau

Samuel Feblowicz

Samuel Leipuner

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimizing SDRAM bandwidth for custom FPGA loop accelerators., und . FPGA, Seite 195-204. ACM, (2012)GPU vs FPGA: A Comparative Analysis for Non-standard Precision., , und . ARC, Volume 8405 von Lecture Notes in Computer Science, Seite 298-305. Springer, (2014)Compiling Higher Order Functional Programs to Composable Digital Hardware., , , , , , und . FCCM, Seite 234. IEEE Computer Society, (2014)Offline Synthesis of Online Dependence Testing: Parametric Loop Pipelining for HLS., , und . FCCM, Seite 159-162. IEEE Computer Society, (2015)Application Specific Memory Access, Reuse and Reordering for SDRAM., und . ARC, Volume 6578 von Lecture Notes in Computer Science, Seite 41-52. Springer, (2011)Survey of domain-specific languages for FPGA computing., und . FPL, Seite 1-12. IEEE, (2016)Vyasa: A High-Performance Vectorizing Compiler for Tensor Convolutions on the Xilinx AI Engine., , , , und . HPEC, Seite 1-10. IEEE, (2020)High-level synthesis of dynamic data structures: A case study using Vivado HLS., , und . FPT, Seite 362-365. IEEE, (2013)FPGA-based K-means clustering using tree-based data structures., , und . FPL, Seite 1-6. IEEE, (2013)SOAP: Structural optimization of arithmetic expressions for high-level synthesis., , und . FPT, Seite 112-119. IEEE, (2013)